UNIVERSIDADE DE SÃO PAULO
Escola Politécnica



PCS3635 – Laboratório Digital I

Projeto final - MemoryMaster

Professor Edson midorikawa

Bancada 02

Arthur Milani Giovanini **N° USP:** 12745147
Ygor Acacio Maria **N° USP:** 12553688

SÃO PAULO, 27/03/2023

Atualização

O objetivo desse planejamento é implementar as modificações da semana 3 e o que faltou das demais semanas no desenvolvimento do projeto final “MemoryMaster” do curso de laboratório digital

Cronograma:

- **Semana 01:** G-1, M1-1, M1-2, M1-3
- **Semana 02:** M2-1, M2-2, M2-3, M2-4, M2-5
- **Semana 03:** M3-1, M4-1, M4-2, M4-3
- **Semana 04:** G-2, G-3, G-4 e ajustes finos

Pendências da semana 1 e 2

- Implementar jogada pseudo-aleatória
- Adicionar estado de mostraJoagaEstado no Modo de jogo 2: estado que mostra as jogadas a serem feitas por cada jogador no modo multiplayer

Implementação semana 3

Modo de Jogo 3

Código: M3-1	☑ Funcional □ Não Funcional
Requisito: TimeOut com Redução de Tempo	
Descrição: TimeOut reduz de acordo com a rodada	
Prioridade: ☑ Alta □ Média □ Baixa	
Estabilidade: ☑ Alta □ Média □ Baixa	
***Rationale*:** Podemos implementar uma redução linear, de acordo com a rodada	
Requisitos associados: TimeOut padrão pronto.	

Modo de Jogo 4

Código: M4-1	☑ Funcional □ Não Funcional
Requisito: Seletor do número de rodadas	
Descrição: Jogador escolhe o número de rodadas	
Prioridade: ☑ Alta □ Média □ Baixa	
Estabilidade: ☑ Alta □ Média □ Baixa	
***Rationale*:** Pode escolher de 5 até 16 rodadas	
Requisitos associados: -	

Código: M4-2	☑ Funcional □ Não Funcional
Requisito: Marcador do tempo de cada jogador	
Descrição: Marca o tempo utilizado por cada jogador	
Prioridade: ☑ Alta □ Média □ Baixa	
Estabilidade: ☑ Alta □ Média □ Baixa	
***Rationale*:** Precisa-se de um contador “infinito”	
Requisitos associados: -	

Código: M4-3	☑ Funcional □ Não Funcional
Requisito: Esquema de vitória específico para o modo 4	
Descrição: Específico para tal modo	
Prioridade: ☑ Alta □ Média □ Baixa	
Estabilidade: ☑ Alta □ Média □ Baixa	
***Rationale*:** Quem errar, ou fizer em menos tempo perde	
Requisitos associados: Contador de tempo	

Planejamento

Introdução
Durante a terceira semana implementamos o modo de jogo 3, parte do 4 e algumas pendências, modificando contadores para atender as demandas das especificações do jogo..

Alterações

Completar modo de jogo 1 -
A lógica das Jogadas pseudo aleatórias será implementada durante a semana 4 devido a falta de tempo no cronograma.

Modo de jogo 2
Para terminar o funcionamento correto do modo de jogo 2 foi implementado o estado em que o circuito mostra as jogadas necessárias a serem feitas para cada jogador, tornando assim a experiência do jogador mais agradável.

Modo de jogo 3
Para o funcionamento correto do modo de jogo 3 foi criado dois novos estados e desenvolvido um novo contador exclusivo para esse modo de jogo

Criação de estados
iogadasMultiTDecre: Estado em que o circuito espera por uma jogada dos jogadores, a diferença dessa versão para a versão do modo 2 é que nesse estado é chamado o contador que tem seu valor de tempo diminuído conforme a rodada atual.

esperaNovaJogadaMultTDecrei: Estado análogo ao do laboratório 6 em que espera pela nova jogada que o jogador deve fazer, caso contrário vai para erro de timeout. A única diferença está na sua chamada para o novo contador que decresce de acordo com a rodada atual.

Modificação de componente
Para esse modo de jogo 3, foi desenvolvido o contador_m_decre em que ele tem como nova entrada a rodada atual em que o jogo se encontra e a partir dela o tempo que o contador leva para chegar ao fim é menor conforme a quantidade é maior, fazendo com que o jogo fique cada vez mais rápido.

Nova entidade:

```vhdl
entity contador_m_decre is
    generic (
        constant M: integer := 6000 -- modulo do contador
    );
    port (
        clock   : in  std_logic;
        zera_as : in  std_logic;
        zera_s  : in  std_logic;
        conta   : in  std_logic;
        Q       : out std_logic_vector(natural(ceil(log2(real(M))))-1 downto 0);
        fim     : out std_logic;
        meio    : out std_logic;
        rodada  : in  std_logic_vector(3 downto 0)
    );
end entity contador_m_decre;
```

Modo de jogo 4

Para o funcionamento correto do modo de jogo 3 nenhum estado foi criado. Foram adicionados dois novos contadores.

Modificação de componente

Para o modo de jogo 4 foi desenvolvido um novo contador, o contador_m_compar, em que ele tem como função contar o tempo que cada jogador leva para executar as jogadas e devolver o jogador atual que está com menos tempo. Para isso foi adicionado uma nova entrada em que ele precisa saber qual jogador é o atual, e uma nova saída em que o contador indica o jogador mais rápido até o presente momento.

```vhdl
entity contador_m_compar is
    generic (
        constant M: integer := 2000000 -- modulo do contador
    );
    port (
        clock        : in  std_logic;
        zera_as      : in  std_logic;
        zera_s       : in  std_logic;
        conta        : in  std_logic;
        Q            : out std_logic_vector(natural(ceil(log2(real(M))))-1 downto 0);
        fim          : out std_logic;
        meio         : out std_logic;
        jogadorAtual : in  std_logic;
        jogadorRap   : out std_logic
    );
end entity contador_m_compar;

```

Pendências

- Alguns indicadores, como o indicador de realizar jogadas, escolher o nível possivelmente será implementado na etapa de ajustes finos
- O gerador de jogadas pseudo-aleatório será possivelmente implementado em sala, com ajuda dos monitores e professores.
- Realização dos planos de testes
- Rever a lógica dos contadores que foram adicionados
- Rever a lógica de ganhador do modo 4

Plano de Testes

Caso de Erro com TimeOut de cada jogador.

- Iniciar o jogo
- Escolher o modo de jogo 2 [chaves = 0002]
- Ambos jogadores devem acertar as jogadas até a terceira (quarta) rodada
- Esperar mais que cinco segundos na terceira rodada
- Para que esteja correto, um dos jogadores deve vencer, acionando ou Display 3 (vitória do jogador 1), apresentando o valor 1, ou 4 (vitória do jogador 2), apresentando o valor 2

Caso de Erro Normal de cada jogador

- Iniciar o jogo
- Escolher o modo de jogo 2 [chaves = 0010]
- Ambos jogadores devem acertar as jogadas até a quarta (terceira) rodada
- Escolher um valor que difere da sequência correta
- Para que esteja correto, deve haver a queda da vida de um dos jogadores

Caso de acerto:

- Iniciar o jogo
- Escolher o modo de jogo 2 [chaves = 0010]
- Repetir os valores apresentados nos leds até a décima sexta rodada
- Para que esteja correto, o Led de correto e pronto deverão estar acesos

Caso de derrota jogador 1 [2]

- Iniciar o jogo
- Escolher o modo de jogo 2 [chaves = 0010]
- Repetir os valores apresentados nos leds até a rodada 5 [6];
- Fazer três erros na rodada em questão (sem ser por time out)
- Para que esteja correto, todos displays zeram, exceto o 3 ou 4. Display 4 [3] mostra 2 [1], indicando vitória do jogador 2 [1]

Funcionamento: Modo de Jogo 3

Análogo ao modo de jogo 2, com a diferença de que cada jogada que passa o tempo para dar TimeOut diminui de 0,25 segundos, tornando assim o joga cada vez mais corrido contra o tempo conforme as rodadas vão acontecendo.

Funcionamento: Modo de Jogo 4

Análogo aos demais, porém com algumas ressalvas, o jogo 4 apresenta uma logica de tempo diferente. Nesse modelo, o tempo que cada jogador leva para fazer cada jogada é somado até o final do jogo, porém ao terminar, ganha quem fez todas as jogadas em menor tempo.

Planejamento da Aula Presencial

Segue um planejamento do que será feito na aula presencial do dia 17/03:

- Conexão dos pinos na FPGA, de acordo com as imagens do item “pinagem”
- Sintetização do circuito no Quartus
- Realização do plano de testes na FPGA
- Implementação do gerador de jogadas pseudo-aleatório em VHDL
- Implementação da lógica de go ganhador do modo de jogo 4
- Análise dos contadores que foram adicionados.
- Testes com o gerador de jogadas pseudo-aleatório, desde o Testbench até a sintetização
- Ajustes finos das funcionalidades da semana 01 e 02


Pinagem


	Sinal	Pino na Placa DE0-CV	Pino no FPGA	Analog Discovery
Entradas	Clock	GPIO_0_D0	PIN_N16	Patterns – Clock – 1 KHz – DIO0
	Reset	GPIO_0_D1	PIN_B16	StaticIO – Button 0/1 – DIO1
	Iniciar	GPIO_0_D3	PIN_C16	StaticIO – Button 0/1 – DIO2
	Chaves(0)	GPIO_0_D11	PIN_R22	StaticIO – Button 0/1 – DIO4
	Chaves(1)	GPIO_0_D13	PIN_T22	StaticIO – Button 0/1 – DIO5
	Chaves(2)	GPIO_0_D15	PIN_N19	StaticIO – Button 0/1 – DIO6
	Chaves(3)	GPIO_0_D17	PIN_P19	StaticIO – Button 0/1 – DIO7
Saídas	Perdeu	GPIO_1_D11	PIN_J18	StaticIO – LED – DIO8
	Ganhou	GPIO_1_D13	PIN_G11	StaticIO – LED – DIO9
	Pronto	GPIO_1_D15	PIN_J11	StaticIO – LED – DIO10
	LEDS(0)	GPIO_1_D17	PIN_A15	StaticIO – LED – DIO12
	LEDS(1)	GPIO_1_D19	PIN_L8	StaticIO – LED – DIO13

	LEDS(2)	GPIO_1_D21	PIN_B15	StaticIO – LED – DIO14
	LEDS(3)	GPIO_1_D23	PIN_E14	StaticIO – LED – DIO15
Depuração	db_clock	led LEDR0	PIN_AA2	-
	db_tem_jogada	led LEDR1	PIN_AA1	-
	db_igual	led LEDR3	PIN_Y3	
	db_timeout	led LEDR4	PIN_N2	
	display1(0)	display HEX00	PIN_U21	
	display1(1)	display HEX01	PIN_V21	-
	display1(2)	display HEX02	PIN_W22	-
	display1(3)	display HEX03	PIN_W21	-
	display1(4)	display HEX04	PIN_Y22	
	display1(5)	display HEX05	PIN_Y21	-
	display1(6)	display HEX06	PIN_AA22	-
	display2(0)	display HEX10	PIN_AA20	-
	display2(1)	display HEX11	PIN_AB20	-
	display2(2)	display HEX12	PIN_AA19	-
	display2(3)	display HEX13	PIN_AA18	-
	display2(4)	display HEX14	PIN_AB18	-
	display2(5)	display HEX15	PIN_AA17	-
	display2(6)	display HEX16	PIN_U22	-
	display3(0)	display HEX20	PIN_Y19	-
	display3(1)	display HEX21	PIN_AB17	-
	display3(2)	display HEX22	PIN_AA10	-
	display3(3)	display HEX23	PIN_Y14	-
	display3(4)	display HEX24	PIN_V14	-
	display3(5)	display HEX25	PIN_AB22	-
	display3(6)	display HEX26	PIN_AB21	-
	display4(0)	display HEX30	PIN_Y16	
	display4(1)	display HEX31	PIN_W16	
	display4(2)	display HEX32	PIN_Y17	
	display4(3)	display HEX33	PIN_V16	
	display4(4)	display HEX34	PIN_U17	

	display4(5)	display HEX35	PIN_V18	
	display4(6)	display HEX36	PIN_V19	
	display5(0)	display HEX40	PIN_U20	-
	display5(1)	display HEX41	PIN_Y20	-
	display5(2)	display HEX42	PIN_V20	-
	display5(3)	display HEX43	PIN_U16	-
	display5(4)	display HEX44	PIN_U15	-
	display5(5)	display HEX45	PIN_Y15	-
	display5(6)	display HEX46	PIN_P9	-
	display6(0)	display HEX50	PIN_N9	
	display6(1)	display HEX51	PIN_M8	
	display6(2)	display HEX52	PIN_T14	
	display6(3)	display HEX53	PIN_P14	
	display6(4)	display HEX54	PIN_C1	
	display6(5)	display HEX55	PIN_C2	
	display6(6)	display HEX56	PIN_W19	

Configuração AnalogDiscovery





Relatório da aula semana 03

Síntese do projeto desenvolvido no planejamento

Ao realizar a síntese pelo software Intel Quartus, foi indicado um erro no componente contador_m_decre, mesmo a descrição tendo passado na simulação do modelSim. Com a ajuda do professor, encontramos um caminho para resolver esse problema, aplicando um mux dentro do contador. Após a aplicação dessa solução, a síntese ocorreu sem problemas. Entretanto, não temos certeza se essa lógica está 100% correta, pois o mesmo software não gerou a máquina de estado do projeto, algo que não foi possível resolver durante o período da aula.

Pendências

Pendências para a última semana:

- Arrumar a máquina de estado
- testar ambos os contadores desenvolvido na semana 3
- gerador de rodadas pseudo aleatória
- Testar o modo de jogo 3
- Testar o modo de jogo 4